جايگذاري بهينه اجزاي غيرهسته تركيبي در تراشه هاي چندهسته اي با كارايي بالا

كارشناسي ارشد

افزايش تعداد هسته‌هاي بر روي تراشه، باعث افزايش چگالي ترانزيستورها بر روي تراشه و افزايش چگالي توان مصرفي خواهد شد و اين باعث مي‌شود كه فراهم كردن بودجه توان مصرفي تراشه با مشكل مواجه شود. به دليل محدوديت‏هاي توان مصرفي در طراحي‏هاي زيرميكرون، بخشي از تراشه غيرفعال بوده و در خاموشي به سر خواهد برد كه اين پديده به عنوان مسأله سيليكون تاريك شناخته شده است. اگر چه بسياري از مطالعات قبلي در سيليكون تاريك روي هسته توان كارآمد تمركز دارد، اما اجزاي غيرهسته حدوداً در نيمي از توان مصرفي تراشه شركت دارند و بخش بزرگي از توان توسط حافظه نهان سطح آخر و شبكه برروي تراشه مصرف مي‌شود. بنابراين، مديريت انرژي و توان بر روي اجزاي غيرهسته، به خصوص حافظه نهان سطح آخر مشترك و شبكه بر روي تراشه براي مقابله با مسأله سيليكون تاريك ضروري است. ظهور فناوري جديد حافظه غيرفرار به دليل غير فرار بودن، توان نشتي نزديك به صفر و چگالي بالا در واحد سطح و تراشه‌هاي سه‌بعدي به دليل چگالي بالاتر، طول سيم‌بندي كوتاه‌تر و ارتباطات بر روي تراشه‌اي سريع‌تر نسبت به تراشه‌هاي دوبعدي، چالش‌‌هاي جديدي را در بحث مديريت توان به وجود آورده است. تعداد TSV ها، كه لينك‌هايي سريع و با پهناي باند بيشتر در تراشه¬هاي سه‌بعدي هستند، با افزايش تعداد هسته‌هاي بر روي تراشه، افزايش مي‌يابند. در پي آن، سربارهاي TSV كه شامل مساحت، هزينه ساخت، دما، استرس گرمايي و اتلاف بازدهي مي‌باشد، با افزايش تعداد TSVها افزايش مي‌يابد. بنابراين امكان قرارگيري تعداد زيادي TSV بر روي تراشه امكان‌پذير نمي‌باشد. در اين پايان‌نامه، پس از طرح مسأله و بررسي مشكلات پيش‌رو در روند مجتمع‌سازي هسته‌هاي پردازشي و اجزاي غيرهسته بر روي تراشه واحد و مطالعه دقيق ويژگي‌هاي اجزاي غيرهسته و خصوصيات آنها، تلاش بر اين است كه بتوان به كمك يك مدل بهينه‌سازي، با جايگذاري تركيبي مناسب از اجزاي غيرهسته شامل حافظه eDRAM، STT-RAM و TSVها، معماري جديدي از فناوري‌هاي حافظه‌هاي سنتي و حافظه‌هاي غيرفرار و يك هم‌بندي شبكه بر روي تراشه سه‌بعدي بهينه در پردازنده‌هاي روي تراشه ارائه داد. حافظه‌هاي غيرفرار داراي انرژي نوشتن بالا و حافظه‌هاي eDRAM انرژي زيادي را براي عمليات تازه‌سازي استفاده مي‌كنند. هدف از اين معماري دستيابي به يك ساختار واحد است كه بتواند از مزاياي هر دو نوع فناوري استفاده كند و در عين حال معايب هيچكدام را نداشته باشد؛ همچنين بتواند باعث بهبود كارايي و كاهش توان نشتي در تراشه گردد و با مسأله سيليكون تاريك مقابله كند. با انجام شبيه‌سازي بر روي برنامه محك PARSEC، ساختار پيشنهادي با بهبود 6 درصدي IPC نسبت به حالت پايه DRAM و تخريب 20 درصدي آن نسبت به حالت STT-RAM، EDP را به طور ميانگين حدود 51% بهبود داده است.

189692

دانشگاه علم و صنعت ايران

معماري سيستم هاي كامپيوتري

دكتر محمود فتحي - دكتر محسن سرياني