طراحي حافظه SRAM توان پايين

اصفهان : دانشگاه صنعتي اصفهان

مهندسي برق

كارشناسي ارشد

با توجه به ا ستفاده گ سترده از رايانههاو ب سياري از ادوات الكترونيكي قابل حمل و به منظور ا ستفاده بهينه از باتري آنها، الزم ا ست توان مصرفي اين دستگاهها حتي االمكان كاهش يابد. حافظههاي دسترسي تصادفي ايستا بهطور معمول، بخش مهمي از تراشههاي بهكاررفته در د ستگاههاي الكترونيكي را به خود اخت صاص ميدهند. به همين علت طراحي اين حافظهها با توان م صرفي كم از اهميت خا صي برخوردار ا ست. طراحي د ستي اين حافظهها كه داراي ساختارهاي متنوع بوده و با ابعاد مختلف در مدارها مورد ا ستفاده قرار ميگيرد، ميتواند امري زمانبر و همراه با خطا باشد. پيادهسازي سريع حافظه ميتواند با استفاده از كامپايلرهاي حافظه انجام گيرد. با اين حال اكثر كيتهاي طراحي شكامل كامپايلر حافظه نميباشكند. همچنين در برخي كيتهاي تجاري كه داراي كامپايلر حافظه هسكتند، به طراحان اجازه سكفارشسكازي و دسترسي داخلي داده نميشود. در معماري پي شنهادي پژوهش حا ضر، با بلوكبندي سلولهاي هر ستون از حافظه و ات صال هر بلوك با ا ستفاده از تنها يك ترانزي ستور به خطوط بيت، خازنهاي خطوط بيت كاهش يافته كه به تبع آن توان مصرفي كاهش يافته است. در اين معماري عمليات حس كردن داده در پايان هر بلوك، توسككط يك خازن صككورت ميگيرد و تمامي بلوكهاي يك سككتون از يك خط خروجي براي عمليات خواندن اسككتفاده ميكنند. اين امر نيز باعث كاهش خازنهاي پارازيتي ميشود. همچنين در اين معماري با بهكارگيري سلول حافظه با توان مصرفي كم، توان مصرفي كل كاهش داده شده است. در مطالعه حا ضر براي كاهش زمان طراحي حافظه با ابعاد و بلوكبنديهاي مختلف، از كامپايلر طراحي حافظه ا ستفاده شده ا ست. در اين كامپايلر ابعاد حافظه و نيز اندازه ترانزي ستورها تو سط طراح قابل تغيير ميبا شد. اين كامپايلر با ا ستفاده از زبان SKILL در نرم افزار طراحي cadence پيادهسازي شده است.

221232

الكترونيك

مهندسي برق و كامپيوتر

دانشگاه صنعتي اصفهان